ข่าว
fd-soi fpgas รับ PCIe และ LPDDR4 การเชื่อมต่อ
MachXO5T-NX ตามที่เรียกว่ามีความเหมาะสมกับ“ ชุดฟังก์ชั่นการควบคุมการออกแบบสำหรับเครือข่ายองค์กรวิสัยทัศน์ของเครื่องจักรและ IoT อุตสาหกรรม” กล่าว
พวกเขาถูกสร้างขึ้นโดยใช้กระบวนการ FDSOI ของ บริษัท (ภาพขวา) ซึ่งสามารถลดข้อผิดพลาดที่อ่อนนุ่มจากรังสีได้อย่างมากเมื่อเทียบกับ CMO จำนวนมากเนื่องจากมีปริมาณเซมิคอนดักเตอร์น้อยลง (สีส้ม) ที่มีการเข้าถึงทรานซิสเตอร์ใน WHICG ปลอมสามารถสร้างได้
มีหน่วยความจำมากถึง 7.2mbit รวมถึงแฟลชผู้ใช้สูงสุด 55mbit และเซลล์ตรรกะสูงสุด 96K (ดูตารางด้านล่าง)
มีจุดประสงค์ทั่วไปถึง 291 iOS“ ที่รองรับการกำหนดค่า IO ในช่วงต้นและให้คุณสมบัติที่เพิ่มขึ้นเช่น 1.25GBIT/S SGMII, ค่าเริ่มต้นการดึงลง, การทำล็อคร้อนและอัตราการฆ่าที่ตั้งโปรแกรมได้” Lattice กล่าว
รองรับแรงดันไฟฟ้า IO หลายตัว (1, 1.2, 1.5, 1.8, 2.5 และ 3.3V) และมีอินเทอร์เฟซ LVDs และ MIPI
คุณสมบัติการเชื่อมต่อ PCIe และ LPDDR4 บนสอง (53K และ 96K เซลล์) ของอุปกรณ์ที่ประกาศทั้งสาม
สำหรับการป้องกันทรัพย์สินทางปัญญามีหลายบูทที่มีการเข้ารหัสบิตสตรีม (AES256) และการตรวจสอบ (ECC256)
บรรจุภัณฑ์คือ 17 x 17 มม. พร้อมระยะห่าง 0.8 มม. และมีตัวเลือก 14 x 14 มม. สำหรับรุ่นที่เล็กกว่า (เซลล์ 25K)
| machxo5-nx | machxo5t-nx | ||
|---|---|---|---|
| อุปกรณ์ | LFMXO5-25 | LFMXO5-55T | LFMXO5-100T |
| เซลล์ตรรกะ | 25k | 53K | 96K |
| บล็อกหน่วยความจำฝัง | 80 (x18kbit) | 166 | 208 |
| หน่วยความจำฝัง | 1440kbit | 2988 | 3744 |
| แรมแจกจ่าย | 184kbit | 320 | 639 |
| บล็อกหน่วยความจำขนาดใหญ่ | 1 | 5 | 7 |
| บิตหน่วยความจำขนาดใหญ่ | 512kbit | 2560 | 3584 |
| ตัวคูณ 18 × 18 | 20 | 146 | 156 |
| บล็อก ADC | 2 | 2 | 2 |
| 450MHz oscillator | 1 | 1 | 1 |
| 128kHz oscillator | 1 | 1 | 1 |
| pcie gen2 hard ip | 0 | 1 | 1 |
| GPLL | 2 | 4 | 4 |
| ผู้ใช้แฟลช (โดยไม่เริ่มต้น) | 15mbit | 79 | 79 |
แหล่งข้อมูลขัดแตะแตกต่างกันไปตามตัวเลขที่ใช้ในบทความและตารางข้างต้น (การตรวจสอบข้อเท็จจริงกำลังดำเนินการ) ดังนั้นตรวจสอบด้วยตัวคุณเองหากพวกเขามีความสำคัญต่อคุณ
